DIALOG(R)File 347:JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

03718383 **Image available**

LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

04-083483 [JP 4083483 A]

PUBLISHED:

March 17, 1992 (19920317)

INVENTOR(s): MAEKAWA TOSHIICHI

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-198442 [JP 90198442]

FILED:

July 26, 1990 (19900726)

INTL CLASS:

[5] H04N-005/66; G02F-001/133; G09G-003/36; H01L-027/12;

H01L-029/784

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 42.2 (ELECTRONICS -- Solid

State Components); 44.9 (COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1228, Vol. 16, No. 303, Pg. 158, July

03, 1992 (19920703)

ABSTRACT

PURPOSE: To reduce the load of a scanning circuit, to reduce also the jumping of a clock signal and to obtain an excellent display image by setting up the channel length of plural horizontal switching elements and plural selection elements to a specific length.

CONSTITUTION: The channel length L of the horizontal switching elements MH(sub 1) to MH(sub m) for supplying signals to the 1st signal line and the elements M(sub 11) to M(sub nm) is set up to a value corresponding to about 1/3 to 2/3 the channel length of elements IP, IN, P, N constituting a scanning circuit (shift register 2) for driving the elements MH(sub 1) to MH(sub m). Consequently, the load of the scanning

circuit can be reduced, the degree of freedom in design can be increased, the jumping of a clock signal can also be reduced, and an excellent display image removing picture quality deterioration can be obtained.

?

⑲ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平4-83483

@Int. Cl. *	識別記号	庁内整理番号	@公開	平成4年(1992)3月17日
H 04 N 5/66 G 02 F 1/133 G 09 G 3/36	102 A 550	72055 C 88062 K 86215 G		·
H 01 L 27/12 29/784	Α	7514—4M		
H 04 N 5/66	102 B	7205-5C 9056-4M H 01 審査請求		311 A 骨求項の数 1 (全7頁)

劉発明の名称 液晶ディスプレイ装置

②特 顕 平2-198442

②出 頤 平2(1990)7月26日

@発 明 者 前 川 敏 一 東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑪出 顋 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 松隈 秀盛

明 和 春

発明の名称 液晶ディスプレイ装置 特許請求の範囲

垂直方向に平行に配設された複数の第1の信号 線と、水平方向に平行に配設された複数の第2の 信号線とが設けられ、これらの第1. 第2の信号 線の各交点にそれぞれ選択素子を介して被晶セル が設けられてなる液晶ディスプレイ装置において、

少なくとも上配第1の信号線に信号を供給する 水平スイッチング素子と上記選択素子のチャンネル長を、少なくとも上記水平スイッチング素子を 駆動する走査回路を構成する業子のチャンネル長の"/a~*/a前後の大きさとなるようにしたことを 特徴とする液晶ディスプレイ装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えば液晶表示素子をX-Yマトリクス状に配置すると共に、走査回路を内蔵して画像の表示を行う液晶ディスプレイ装置に関する。

(発明の概要)

本発明は被晶ディスプレイ装置に関し、水平スイッチング案子と選択素子のチャンネル長を、走査回路を構成する素子のチャンネル長の'/'。~ */** 前後の大きさとなるようにすることによって、走査回路の負荷を軽減して回路役割の自由度を増すと共に、クロック信号の飛び込みも低減して、良好な表示画像が得られるようにしたものである。

〔従来の技術〕

例えば液晶を用いてテレビ面像を表示すること が提案(特開昭59~220793号公報等参照)されて

すなわち第6図において、(1)はテレビの映像信号が供給される入力端子であって、この入力端子(1)からの信号がそれぞれ例えばC-MOSFETからなるスイッチング素子Mxi、Mxi・・Mxmを通じて垂直(Y軸)方向のラインしxi、Lux・・・Luaに供給される。なおmは水平(X軸)方向の西素数に相当する数である。

特簡平4-83483 (2)

さらに水平走査回路としてm段のシフトレジスタ(2)が設けられ、このシフトレジスタ(2)に水平周波数のm倍のクロック信号のIN. の Enが供給され、このクロック信号のIN. の Enがよって順次走査される駆動パルス信号のNI. が NZ・・・ が Naがシフトレジスタ(2)の各出力端子から取り出されて、スイッチング素子M NI ~ M Naの各制御端子に供給される。なおシフトレジスタ(2)には低電位(Vss)と高電位(Vss)が供給され、この2つの電位の駆動パルスが形成される。

さらに垂直走査国路としてn段のシフトレジスタ(4)が設けられ、このシフトレジスタ(4)に水平周

イッチング素子M*!とM*!~M*!*がオンされ、入力端子(1)→M*!→L*!→M*!→C*!→ターゲット 端子(3)の電流路が形成されて被晶セルC*!に入力 端子(1)に供給された信号とターゲット端子(3)との 電位差が供給される。このためこのセルC*!の容 量分に、1番目の画素の信号による電位差に相当 する電荷がサンブルホールドされる。この電荷量 に対応して液晶の光透過率が変化される。これと 同様のことがセルC*!*~C**について順次行われ、 さらに次のフィールドの信号が供給された時点で 各セルC*!*~C***の電荷量が書き換えられる。

このようにして、映像信号の各画素に対応して 液晶セルC...~C...の光透過率が変化され、これ が順次級り返されてテレビ画像の表示が行われる。

なお液晶で衷示を行う場合には、一般にその信頼性を向上させ、寿命を長くするために交流駆動が用いられる。このため入力端子(1)には、例えば上述図示のように、テレビ画像の衷示において1フィールドまたは1フレームごとに映像信号を反転させた信号が供給されている。

被数のクロック信号 Φ i v, Φ z v が供給され、このクロック信号 Φ i v, Φ z v によって順次走査される駆動パルス信号 Φ v i, Ø v z · · · Ø v n がシフトレジスタ (4) の各出力端子から取り出されて水平(X 触)方向のゲート線 C v i · · G v z · · · · G v n に 供給され、このゲート線 C v i · · G v n を 通じてスイッチング素子 M i i ~ M n n の X 軸方向の各列(M i i ~ M i n)、(M z i ~ M n n) ごとの制御端子にそれぞれ供給される。なお、シフトレジスタ (4) にもシフトレジスタ (2) と同様に V i z と V n n o が供給される。

すなわちこの国路において、シフトレジスタ(2)、(4)には第7図A、Bに示すようなクロック信号
Φικ. Φεκ. Φιν. Φενが供給される。そしてシフトレジスタ(2)からは同図Cに示すように各面素
期間ごとに Φει α Φει

そしてøvi、øwiが出力されているときは、ス

[発明が解決しようとする課題]

ところでこのような装置において、入力端子(1) に供給される映像信号は第8図に示すようにスイ ッチング素子M m を通じて垂直信号ライン L m に 供給されている。

ところがこの場合に、垂直信号ラインしょの配線容量 C 』は、例えば20 pB程度と大きい。このため例えば4 』の期間に垂直信号ラインし』の配線容量 C 』を映像信号で充分に駆動(充電)しようとすると、スイッチング素子 M 』のオン抵抗は相当に低くしなければならない。これはさらに水平の画素数を多くする場合には4 』の期間が短くなるために、オン抵抗は一層低くしなければならなくなる。

なお1水平期間の長さをTik、 水平画素数をN としたとき、必要なオン抵抗Ronは

 $R_{on}C_N \le 4 (T_N/N)$ ……(I) をみたす程度でなければならない。

一方、スイッチング素子のチャンネル長及びチャンネル幅をし、Wとすると

R n w ∝ L / W

... ... (2)

である。

ここで従来は、Lの大きさは所謂マスクルールによって全素子が一定に規定されており、従って低いオン抵抗の素子を得るためには、Wを大きくする必要があった。

しかしながらこのようにWを大きくした場合には、ゲート容量の増加によるシフトレジスタ(2)の駆動負荷の増加や、ゲート容量を介してのクロック信号の垂直信号ラインへの飛び込み等の問題を生じさせるものであった。

すなわち第9図において、図示のようなサンプリングパルス en. enがスイッチング素子 M m に供給されると、垂直信号ライン L m の配線容量 C m の保持電位 V boteが実線で示すように変化されて、入力端子(1)に供給された信号電位 V vi m が配線容量 C m に保持される。

 までの変化がN型素子Mĸĸのゲート・ソースまたはゲート・ドレイン間のオーバーラップ容量を介して配線容量Cx に飛び込み、またサンプリングパルス ox の立ち上りの部分で例えば彼底値から Vxiv-Viap (Vebp はP型素子Mxpのスレショルド電圧)までの変化がP型素子Mxpのゲート・ソースまたはゲート・ドレイン間のオーバーラップ容量を介して配線容量Cx に飛び込む。このためこれらの飛び込み信号の差分によって、図中に示すように保持電位 Vxoteが変動されてしまうものであった。

また負荷の増加によってこれを駆動するシフトレジスタ(2)の回路規模が大きくなり、占有面積が増大して、装置全体の設計の自由度が失われてしまうおそれもあった。

この出願はこのような点に鑑みてなされたもので、定査回路の負荷を軽減して回路設計の自由度を増すと共に、クロック信号の飛び込みも低減して、良好な表示画像が得られるようにするものである。

〔蹂躪を解決するための手段〕

〔作用〕

これによれば、水平スイッチング素子と選択素 子のチャンネル長を走査回路を構成する素子のチ +ンネル長の 1/3~ 1/3 前後の大きさとなるようにしたことによって、走査回路の負荷が軽減されて設計の自由度が増されると共に、クロック信号の飛び込みも低減させることができ、またこれらの水平スイッチング案子及び選択案子に掛かる電圧は電圧よりも小さいのでパンチスルーやリークの発生する恐れも少なく、簡単な構成で装置の信頼性を向上させることができると共に、画質劣化のない良好な表示画像を得ることができる。

〔実施例〕

第1図において、この図では水平走査回路となるシフトレジスタ(2)の構成が一例として具体的に示されており、このシフトレジスタ(2)の構成で 1 P. IN、P. Nはそれぞれインバータ及びこれをクロック化するためのスイッチング素子を構成するC-MOSFETを示している。

そして例えば左端の入力端子(11)には水平走査 のスタード(同期) 信号H: が供給され、このス タート信号H: が初段の第1のインバータ [...を

特開平4-83483 (4)

構成する素子 I P io. I N ioのゲートに供給される。このインバータ i ioの出力が第 2 のインバータ i ioの出力が第 2 のインバータ i ioの出力が第 2 のインバータ i ioの分子にはいるま子 I P ioの大力を構成する。このイング素子 M m ioを構成する。このイング素子 M m ioを構成する。このイング素子 M ioの大力が第 3 のインバータ i ioの分子に供給される。このインスータ i ioの分子に供給される。このインパータ i ioの出力がインバータ i ioの人力に保護される。

以上の回路を1段としてこの回路が順次縦銃して設けられる。そしてこの各段ごとにクロック信号中,m. Φ:**が相互に反転して供給されることに

そしてこの装置において、水平スイッチング素子 M m i ~ M m a 及び選択素子 M m i ~ M m a と、シフトレジスタ(2)を構成する素子 I P , I N , P , N のマスクルールを達えて、水平スイッチング素子 M m i ~ M m a のチャンネル 長しが、シフトレジスタ(2)を構成する素子 I P , I N , P , N のチャンネル 長の 1/2 ~ 2/3 前後の大きさとなるように装置の形成を行う。

すなわち上述の装置において、入力端子(1)を通じて水平スイッチング素子 M m i ~ M m m に 供給される映像信号は、例えば第2図に示すようにテレビ 画像の表示において 1 フィールドごとに反転され

た信号になっている。そこでこの各フィールドに おいて、映像信号 Vois の変化は、それぞれ

但し、V con はターゲット電圧 V pr ~ V pt は反転信号の振幅

の範囲である。

従って素子 M_N を構成する集子 M_{NH} , M_{NP} のソース・ドレイン間には、例えば第 3 図に示すように映像信号 V_{nis} と、配線容量 C_N の保持電位 V_{hote} が印加されることになり、ここで上述の(3)式が成立する期間では、 V_{cons} V_{nis} 、 V_{hote} \leq V_{ni} となることから

(V_{pp} | = V_{pR} - V_{con} ……5) となる。また上述の(4)式が成立する期間では、 V_{pL} ≤ V_{bold}、 V_{slv} ≤ V_{con}となることから | V_{ps} | = V_{con} - V_{pl} ……(6) となる。

そしてこの場合に、例えば Van = 15[V]、 Van = 0[V]、 Vcen = 7.5[V]、 Vru = 12.5[V]、

 $V_{PL}=2.5[V]$ とすると、シフトレジスタ(2)を構成する業子 IP, IN, P, Nには、 V_{BB} 、 V_{BB} が a 接印加され、

| V₃₃ | _{Nax} = V₃₃ - V₃₃ - 15 [V]
の電圧を保証する必要があるのに対して、スイッチング素子M₃₁ ~ M_{8a}及び選択素子M₁₁ ~ M_{8a}には上述の(5)(6)式から、

[V ss | HAX -5.0[V]

の電圧を保証するだけでよい。

また上述の装置において、チャンネル長しを小さくした場合には、第4図A、Bに比較して示すように、ドレイン・ソース間が全て空乏化することによるパンチスルーが生じ易くなるが、周図Bにおいて Vox = 5.0 { V } は図中に破線で示す位置にあり、上述の構成ではパンチスルーが生じる恐ればない。

さらに上述の装置において、素子のオフ特性に 相当するゲート・ソース間電圧がマイナスの領域 におけるリーク (オフリーク) は、第5図A、B に比較して示すように、チャンネル長しの大きさ

特周平4-83483 (5)

によらないことが知られている。

従って上述の装置において、水平スイッチング 案子Mai~Maa及び選択素子Mii~Maaのチャン ネル長しを、シフトレジスタ(2)を構成する素子 IP, IN, P, Nのチャンネル長の'/2~1/a前 後の大きさとなるように装置の形成を行うことが できる。

こうしてこの装置によれば、水平スイッチング 素子と選択素子のチャンネル長を走査 団路を 持きる 素子のチャンネル長の パッ~ 1/3 前後の 大き 食の 大き なるようにしたことによって、 走査 回路 の 大き なるようにしたことによって、 走査 回路 の はいている さい は は で といって、 さい が で まな といった これらの 水平スイッチング 素子 といって が で まな といった ない は 電質 生 で しょう といった ない といった ない といった ない といった ない といった ない で まる といてきるものである。

なおこの装置は、サンプリング手段、ゲート回

4 図、第 5 図は素子の説明のための特性図、第 6 図は従来の液晶ディスプレイ装置の構成図、第 7 図はそのタイミングチャート図、第 8 図は信号入力の等価回路図、第 9 図は課題の説明のための波形図である。

Mは水平スイッチング素子及び選択素子を構成するスイッチング素子、! P. IN. P. Nはシフトレジスタを構成する素子、Lは垂直信号線、Cはゲート線、Cは液晶セル、(I)(3)(11)は嫡子、(2)(4)はシフトレジスタである。

代理人 松陽秀盛


路、シフトレジスタ等をオンチップ化した液晶ディスプレイ装置に適用されるものである。

〔発明の効果〕


この発明によれば、水平スイッチング素子と選択素子のチャンネル長を定査回路を構成するなるとのチャンネル長の「/」~*/」前後の大きさとなる。ことによって、走査回路の負荷クロックにしたことによって、走査回路の負荷クロッとによって、走査回路の負荷クロッをできるとができ、またいのでは電源電圧よりも小さいのでパンチスルーや場合の条件することができると共に、画質劣化のない良好な表示画像を得ることができるようになった。

図面の簡単な説明

第1図は本発明による液晶ディスプレイ装置の 一例の構成図、第2図は入力信号の被形図、第3 図はスイッチング素子の説明のための構成図、第





波形図第2層




説明図第3図

特周平4-83483 (6)











特閣平4-83483(ア)




従来技術の配線図

第 6 図




第7図。



入力信号の特価回路図

第 8 図



動作の説明 第 9 図